Teide

Menu:

Otros enlaces

Ediciones anteriores :


Libro de actas

Se encuentra publicado el libro de actas con ISBN: 9788461488148.

Galería y documentación Xilinx

Se encuentra publicada la galería con las fotos del congreso y la documentación de Xilinx.

Premios

Mejor trabajo y primer premio
"Sistema empotrado de mejora del contraste para baja VISION"
Martínez P., Ureña R., Morillas C., Gómez J.M., Pelayo F.J.

Departamento de Arquitectura y Tecnología de Computadores, CITIC, ETSIIT, Universidad de Granada


Segundo mejor trabajo y segundo premio

"Arquitectura para el cómputo de la convolución 2D con plantillas de gran tamaño en tiempo".
Javier Toledo, J. Javier Martínez, Javier Garrigós, J. Manuel Ferrández

Dpto. Electrónica y Tecnología de Computadoras.
Universidad Politécnica de Cartagena



Tercer mejor trabajo

"FPGA Acceleration of a Monte Carlo method for pricing Asian Options using High Level languages"
Diego Sánchez-Román, Sergio López-Buedo, Gustavo Sutter,
 Iván González, Francisco J. Gómez-Arribas and Javier Aracil

Medios Técnicos

Los participantes en JCRA 2011 podrán acceder a la Web a través de la red inter-universitaria Eduroam. En el siguiente enlace encontraran las instrucciones necesarias para conectarse. Además en la planta 2 del edificio se encuentra un aula de ordenadores a disposición de todos los participantes.

Descárguese el manual de Eduroam

La red de la ULL no permite el acceso sin autentificación, por lo que recomendamos a todos los asistentes que no estén familiarizados con Eduroam que realicen la configuración necesaria en sus equipos en sus propias universidades, de forma que no tengan ningún problema de acceso durante las JCRA 2011.
Los ponentes contarán los siguientes medios para presentar sus trabajos:

  • Ponencias: Ordenador equipado con Windows, Adobe Acrobat Reader, Microsoft Office 2010.

Rogamos que cualquier persona que tenga alguna necesidad especial en relación con los medios técnicos se ponga en contacto con los organizadores lo antes posible al objeto de satisfacerlas en la medida de lo posible.

Nueva Actividades

Queremos comunicarles que estamos programado dos nuevas actividades.

Una excursión por el Casco Viejo de La Laguna, miércoles 7 de 19:30 a 20:30 para a continuación terminar en el Coctel de Bienvenida.

Una Excursión al Teide para el viernes 9 por la tarde después del almuerzo.

Si estas interesado en participar en estas actividades tienes que comunicárnoslo el día que realices la inscripción en las jornadas.

Guía del congresista

Descárguese la guía del congresista

Programa

Descárguese el horario del programa

PLENARIAS

Plenaria JCRA/JP

Ponente: Antonio González

[ Miércoles 7 10:00 - 11:00 Aula 3.4 ]

Less Energy is More Performance

Plenaria JP

Ponente: Marco Danelutto

[ Jueves 8 9:00 - 10:00 Aula 3.4 ]

The multi/many core challenge: a pattern based programming perspective

Plenaria JCRA

Ponente: Ricardo Gomez-Galarza Diez

[ Jueves 8 12:15 - 13:45 SALÓN DE GRADOS ]
Temas a Exponer:
- Xilinx 28nm Products Generation:
- Xilinx 7 Series

- Xilinx New Technologies:
- Zynq
- New Silicon Interconnect

- Xilinx University Program Update.

Mesa Redonda JP/JCRA

[ Miércoles 7 12:30 - 14:00 Aula 3.4 ]
Panorama Nacional de Investigación

SESIONES


Sesión I Arquitectura y diseño de SoC I
Moderador: Gustavo Sutter Capristo, Universidad Autónoma de Madrid
[ Miércoles 7 11:30 - 12:30 Aula 3.4 ]

    • Gabor Filters Implementation on FPGAs
    • Motion Estimation Core for Resource-Limited Systems 
    • Filtro IIR Configurable Confiable para Aplicaciones de Control de un Volante de Levitación Magnética
    • Configurable-System-on-Programmable-Chip implementation of a Global Navigation Satellite Systems Receiver

Sesión II FPGAs vs Multicores/GPUs
Moderador: Sergio Cuenca Asensi, Universidad de Alicante
[ Miércoles 7 15:30 – 17:00 Aula 3.4 ]

    • Sistema empotrado de mejora del contraste para baja visión
    • Comparativa del uso de HLLs en FPGA, GPU y Multicore para la aceleración de una aplicación de red IP
    • FPGA Acceleration of a Monte Carlo method for pricing Asian Options using High Level Languages 
    • Acceleration of Electron Microscopy Applications with GPGPUs and FPGAs

Sesión III Aritmética computacional
Moderador: Fernando Rincón, Universidad de Castilla la Mancha
[ Miércoles 7 15:30 – 17:00 Aula 3.5 ]

    • Bidiagonalización de matrices con el core Linear Algebra Toolkit
    • Inversión rápida en cuerpos GF(2^m) mediante matrices de exponenciación precalculadas
    • Arquitectura concurrente diseñada en XSG para el cálculo de autovalores y autovectores en FPGAs
    • Computación acelerada en FPGA para la simulación de absorción de partículas
Sesión IV Sistemas tolerante a errores/Test
Moderador: Javier Castillo Villar, Universidad Rey Juan Carlos
[ Miércoles 7 17:30 – 19:00 Aula 3.4 ]

    • Robust communications using automatic deployment of a CRC-generation technique in IP-blocks 
    • A demonstration FPGA symbol generator for DSN telemetry testing 
    • Framework adaptable y reconfigurable dinámicamente para procesamiento de vídeo: aplicación a la etapa de filtrado adaptativo en sistemas de compresión de vídeo H.264/AVC y SVC
    • Design of Asynchronous AMBA based AHB Master Wrapper
Sesión V Educación
Moderador: José Ignacio Martínez Torre, Universidad Rey Juan Carlos
[ Jueves 8 9:00 – 10:15 Aula 3.4 ]

    • Diseño rápido y modular de microprocesadores para aplicaciones específicas (ASIP) 
    • Diseño en FPGA en entornos de alto nivel: Matlab-Simulink
    • Análisis de una arquitectura hardware paralela para el cálculo de la FFT.
Sesión VI Arquitectura y diseño de SoC II
Moderador: José Torres, Universidad de Valencia
[ Jueves 8 9:00 – 10:15 Aula 3.5 ]

    • Implementación de simulador de transitorios electromagnéticos sobre un FPGA
    • Sistema ultrasónico multicanal en un chip
    • Robot en un Chip. Diseño integrado en FPGA+ARM del sistema sensorial y de control de un vehículo autónomo
    • Enfoque automático para microscopía con FPGAs
Sesión VII Codiseño HW/SW y procesadores embebidos
Moderador: María Brox Jimenez, Universidad de Cordoba
[ Jueves 8 12:15 – 13:45 Aula 3.4 ]

    • Entorno de codiseño y cosimulación hardware-software basado en FPGA para la plataforma Arduino
    • Implementación de un algoritmo de Parallel Tempering en el Supercomputador Janus
    • Algoritmo de entrenamiento de SVM mediante clusters generados con K-medias: KETSVM
    • Sistema de Monitorización Inalámbrica basado en FPGA para Neonatos
Sesión VIII DSP
Moderador: Gabriel Caffarena, Universidad CEU San Pablo
[ Jueves 8 15:45 – 17:00 Aula 3.5 ]

    • Librería de módulos IP para la implementación sobre FPGAS de algoritmos de procesado de imágenes
    • Diseño de un transceptor FFHSS usando System Generator con evaluación ante Ruido Blanco Gaussiano Aditivo
    • Procesador digital de señal ultrasónica en tiempo real
    • Arquitectura para el cómputo de la convolución 2D con plantillas de gran tamaño en tiempo real
Sesión IX Metodología de diseño
Moderador: Santiago Tomás Pérez, Universidad de Las Palmas de Gran Canaria
[ Viernes 9 10:00 – 11:30 Aula 3.4 ]
    • Interdependency of Fixed-Point Optimization and Architectural Synthesis for Recongurable Devices 
    • Dependencia del consumo de potencia con la ubicación de un circuito en FPGA Spartan-3E
    • Familia de circuitos para resolver el problema de plegamiento del RNA
    • Test driven development for HW/SW systems: Providing unit testing support 
    • Herramientas de CAD para síntesis de sistemas difusos

 

etsii etsici etsici
logo

sarteco sarteco

IUII

etsii
aciisi

Ministerio Ciencia E Innovacion