Imagen Madrid 2013

Menu:

Ediciones anteriores

Presentación del JCRA 2013

JCRA es el punto de encuentro anual de los grupos de investigación españoles e iberoamericanos en el que se exponen y debaten los últimos avances, investigaciones y experiencias académicas en el campo de la computación reconfigurable, tecnologías y aplicaciones de los dispositivos lógicos programables.

Este año las JCRA se celebran dentro del CEDI 2013 (http://www.congresocedi.es/) (IV Congreso Español de informática), que tendrá lugar en Madrid del 17 al 20 de septiembre.

JCRA Contest:

Quick FPGA programing with Xilinx Vivado-HLS

Los recientes avances en síntesis de alto nivel están convirtiendo en realidad la eterna promesa de la metodología ESL. Desde el JCRA pensamos que esta competición es una buena oportunidad para promocionar el uso de la Computación Reconfigurable en ciertas áreas dónde tradicionalmente el uso de las FPGAs no estaba contemplado.

La competición está abierta a todos los que deseen participar (equipos de 3 personas máximo), sólo es necesario realizar una pre-inscripción y el equipo recibirá una licencia temporal node-locked de AutoESL donada por Xilinx. El premio consistirá en una tarjeta de prototipado (probablemente ZedBoard).

Más información aquí

Conferenciante Invitado

Leonardo M. Reyneri. Faculty of Engineering of Politecnico di Torino

Título: Fault tolerant and distributed signal processing in low-cost nanosatellites: Teaching experiences on university and high-school

Lugar: AULA 9

Convocatoria del III premio Jonathan Tombs

Todos aquellos autores que así lo deseen podrán participar en la convocatoria que premiará los mejores artículos en el campo de la Computación Reconfigurable. Los finalistas del premio recibirán un diploma acreditativo y los trabajos serán recomendados para su publicación en versión extendida y en inglés, en la revista Journal of Systems Architecture de Elsevier, indexada en el JCR (con factor de impacto de 0,765). Los 6 finalistas recibirán además un kit de desarrollo PSoC de Cypress por gentileza de la empresa Sansetronics

  • Ganadores III premio Jonathan Tombs

  • Implementación de un Core TDC multicanal de alta resolución para sistemas PET. Jose Torres (Universidad de Valencia, Spain), Albert Aguilar (Universidad de Valencia), Adrian Suarez (Universidad de Valencia), Raimundo Garcia-Olcina (Universidad de Valencia), Jesus Soret (Universidad de Valencia), Julio Martos (Universidad de Valencia), Pedro A. Martinez (Universidad de Valencia), Ivan Leiva (Universidad de Valencia)
  • Ver finalistas III premio Jonathan Tombs aquí


  • Temas de interés

    Methodologies and Tools
    • Architecture and Designs of Systems-On-Chip
    • Design Methodology
    • EDA Tools and Algorithms for System Design
    • Emulation
    • Failure Analysis and Realibility
    • Formal Methods
    • Hardware/Software Co-design
    • High-speed Techniques
    • Java, Handel-C, System-C
    • Low-Power Design
    • Modelling and Simulation
    • Noise, Radiation Effects and EMC
    • Optimization
    • Physical Design
    • Platform-based Design
    • Reconfiguration
    • Synchronization
    • Synthesis
    • System-level Partitioning
    • Test
    Applications
    • Adaptable Systems
    • Artificial vision
    • Biologically inspired systems
    • Computer Arithmetics
    • Crytography
    • Digital Signal Processing
    • Robotics
    • Software Radio
    Reconfiguration Platforms
    • Custom Computers
    • Custom DSPs
    • Embedded Processors
    • Fault Tolerant Systems
    • IP Cores
    • Low-Power Design
    • Platform-based design
    • Self-timed Systems